(19) KOREAN INTELLECTUAL PROPERTY OFFICE (KR) (12) PATENT LAID-OPEN GAZETTE (A)

(51) o Int. Cl. 6

(11) Laid-Open Publication No.: 1999-0065972

G11C 7/00

(43) Laid-Open Publication Date: August 16, 1999

(21) Application No. 10-1998-0001546

(22) Filing Date: January 20, 1998

(71) Applicant:

LG Semicon Co., Ltd. Bon Joon GOO

1 Hyangjung-dong, Heungduk-gu, Chungjoo-si, Chungcheongbuk-do

(72) Inventor:

Seung Ho JANG

104-1309 Doojinbaekro Apt., Soogok-dong, Heungduk-gu,

Chungjoo-si, Chungcheongbuk-do

(74) Patent Attorney(s):

Jang Won PARK

Request for Examination: Yes

(54) METHOD OF READING A MULTI-STATE PROGRAMMABLE MEMORY AND A DATA BUFFER THEREFOR

ABSTRACT

A input/output buffer of a muti-state programmable memory and a data buffer for interface between sense amplifiers in the memory are provided. A switch circuit is positioned between a data register array and a read/write circuit, respectively in the input/output buffer and the sense amplifier so as to effectively read and write data of the multi-state programmable memory regardless of the amount and the speed of the data. The switch circuit is controlled by a controller to facilitate data transfer between the input/output buffer and the data buffer and between the sense amplifier and the data buffer.

공개특허 제1999-65972호(1999.08.16) 1부.

[첨부그림 1]

튁1999-0065972

(19) 대한민국특허청(KR) (12) 공개특허공보(A)

(11) 공개번호 특1999-0069972 (51) Int. CI. 1999년08월16일 (43) 공개일자 GHC 7/00 10-1998-0001546 (21) 출원번호 (22) 출원일자 1998년 01월 20일 (71) 출원인 엘지반도체 주식회사 구본준 충청목도 청주시 홍덕구 항쟁등 1번지 (72) 발명자 장승호 총청복도 청주시 홍덕구 수곡동 두진백로마파트104동 1309호 (74) 대리인 박장원 (54) 복수개의 상태를 저장할 수 있는 메모리를 읽는 방법 및 이름위한 데이터 배퍼

년 발명은 복수개의 상태를 저장할 수 있는 메모리의 압출력 버떠와 메모리 내부의 센스 햄프간의 인터페 이스를 위한 데이터 버퍼르씨, 데이터 양과 속도에 무관하게 복수의 상태를 가지는 메모리의 데이터를 효 축적으로 읽고 을 수 있도록 압출력 버퍼 즉과 센스 햄프 즉에 각각 데이터 레지스터 머레이와 읽기/쓰기 회로 사이에 스위치 회로를 두고 이를 제어기에 의해 제어하여 압출력 버퍼와 데이터 버퍼, 센스 햄프와 데이터 버퍼 간의 데이터 이동을 동시에 할 수 있다.

N.F.S

<u>52</u>

BAK

도면의 관단된 설명

- 도 1 은 증래기술의 복수 개의 상태를 저장할 수 있는 메모리를 위한 데이터 버퍼 최로도.
- 도 2 는 본 발명의 목수계의 상태를 저장할 수 있는 메모리를 위한 데이터 버퍼 회로도.
- 도 3 는 도 1 에 있어서, 데이터 레지스터 어레이의 상세 회로도.
- 도 4 는 본 발명의 또다른 실시예의 목수개의 상태를 저장할 수 있는 메모리를 위한 데이터 버터 회로에 있어서, 데이터 레지스터 어레이 회로도.
- 도 5 은 도 4 에 있어서, 읽기/쓰기 회로도.
- *** 도면의 주요부분에 대한 부호설명 ***
- 10: 데이터 레지스터 어린이
- 20-1 : 입출력 배퍼 즉의 읽기/쓰기 회로
- 20-2 : 센스 앰프 쪽의 읽기/쓰기 회로
- 30-1 : 입출력 배퍼 즉의 스위치 회로
- 30-2 : 센스 앰프 쪽의 스위치 회로
- 40 : 미코더
- 50: 카운터
- 60 : XIOIZI
- MI11,NM12,NM001-NM307 : 엔모스 트랜지스터
- PK301,PK302 : 피모스 트랜지스터 INVI1, INVI2, INV301 : 인버터

里罗马 智利县 经冒

발명의 목적

발명이 속하는 기술됐다 및 그 보다의 중계기술

문 말명은 복수개의 상태를 저장할 수 있는 메모리의 입출력 버퍼와 메모리 내부의 센스 앰프간의 인터페 이스를 위한 데이터 버퍼에 관한 것으로, 특히 데이터 전송 시간과 양이 다르고, 복수개의 상태를 가지는 메모리 셀의 데이터를 입출력단지와 면결 시키기에 적합하도록 한 복수개의 상태를 저장할 수 있는 메모 리를 위한 데이터 버퍼에 관한 것이다.

대용량의 데이터를 저장하기 위한 용도로 사용되는 돕래시 메모리(mass storage Flash memory)와 같은 프 로그래머를 메모리(programmable memory)는 일반적으로 8개(lbyte) 또는 그 이하의 입습력 핀을 가지는 반면, 내부적으로는 수십개 이상의 센스 엠프를 가진다.

또한, 입출력 판에서의 데이터 전송은 수십 nSec의 클릭에 동기하여 이무어지며, 이런 속도로 연속적으로 일정량의 데이터를 입출력 버퍼를 통해 주고 받이야 하는 반면, 내부의 센스 앵프가 롭게시 메모리 셀로 부터 읽기 동작하는 시간/프로그램하는 시간은 각각 수십 nSec/수백nSec ~ 수십µSec로 입출력 판에서의 데이터 처리 속도에 비해 느리다. 따라서, 데이터 양과 전송 속도의 처이를 완충할 수 있는 데이터 버퍼 가 필요하게 된다.

이러한 데이터 버퍼의 용량은 데이터 핀이 쉬지않고 연속적으로 받아들여이하는 최소의 데이터 양과 동일 해마하다며(일반적으로 1개의 열(row)만큼의 양), 역세스 시간은 입출력 버퍼에서의 데이터 진송 시간에 비 해 용분히 할건야 한다. 결국 이런 데이터 버퍼는 저장할 수 있는 메모리 내부적으로 존재하는 내장 메모 리(embedded memory)와 같은 역할을 해야 하는데, 주로 래치 어래이(latch array)나 씨모스 정확햄 어래 이(CMCS SRAM array) 등과 같은 것이 사용되고 있다.

중래 기습의 복수 개의 상태를 저장할 수 있는 메모리를 위한 데이터 배퍼는 복수 개의 립럽(column)으로 구성된 설 어래이(1)와, 그 설 어래이(1)의 합럽에 각각 연결된 센스 행프(2)와, 두 개의 인배터(IMY-IA,IMY3-IB)의 입율력이 서로 연결되며 구성되어 상기 각각의 센스 행프(2)의 출력을 래치하는 데이터 레 지스터(3)와, 그 데이터 레지스터(3)의 음력이 연결된 입습력 배퍼(4)를 포함하여 구성된다.

이와 같이 구성된 중래 기술의 동작을 첨부된 도면을 참조하며 설명하면 다음과 같다.

센스 범포의 구조가 간단하여 저장함 수 있는 메모리의 각 칼럼마다. 센스 범포를 연결할 수 있는 경우, 센스 범포마다 래치, 즉 데이터 레지스터(3)를 연결하여 데이터 버퍼의 역할을 하게 한다.

监督的 的草亚环 奇七 겨울적 亚耳

그러나, 센스 앰프의 크기가 커서 각 활럼 마다 센스앰프를 연결할 수 없는 경우, 래치를 어떠한 방법으로 배합해야 하는 것이 매우 어려운 문제점이 있다.

또한, 복수 개의 상태를 가지는 저장할 수 있는 메모리의 데이터 버퍼는 센스 앰프가 한 번에 내보내는 2 네트 이상의 데이터를 처리해야하는데, 중래 기술의 데이터 레지스터로는 복수개의 상태를 가지는 메모리 에서 처리하기 어려운 문제점이 있다.

[[[라서, 본 발명의 목적은 데이터 양과 속도에 무관하게 복수의 상태를 가지는 메모라의 데이터를 효율적 으로 읽을 수 있는데 있다.

보염의 구성 및 작용

생기 목적을 달성하기 위한 본 발명의 복수개의 상태를 저정할 수 있는 메모리를 위한 데이터 버퍼는 입 즉력 버퍼와 선스 형프가 처리하는 데이터를 잠시 보관하기 위한 레지스터 아래이(10)와, 그 레지스터 어 레미(10)의 입용력 버퍼족과 센스 햄프 쪽에 각각 연결되어 데이터를 읽고 쓰기 위한 상, 하단 읽기/쓰기 회로(20-1,20-2)와, 상기 레지스터 아래이와 상기 읽기/쓰기 최로(20-1,20-2)를 연결하기 위한 상, 하단 스위치 회로(30-1,30-2)와, 상기 레지스터 아래이(10)의 워드 라인을 드라마이키 위한 디코더(40)와, 그 디코더(40)를 드라이빙하기 위한 카운터(50)와, 상기 레지스터 아래이(10)와 데이터를 적잡한 전송 속 도로 주고 받기 위해 여러 클릭과 카운터를 연결해 주며, 읽기/쓰기 회로(20-1,20-2)를 선택하며 구동시 키는 제어기(60)를 포함하며 구성되어 있다.

여가서, 상기 레지스터 어래이(10)는 게이트가 워드라인에, 드레인이 비트라인에 각각 연결된 엔모스 트 랜지스터를(NMI,NMI2)과, 입력과 출력이 서로 연결되어 있는 인네터를(NMI1,NMI2)이 상기 엔모스 트런 지스터를(NMI1,NMI2)의 소오스 사이에 연결되어 구성된 복수 개의 데이터 레지스터 셀룰(10-1)이 바둑판 모양으로 배열되어 구성된다.

이와 같이 구성된 본 말명의 등작을 첨부된 도면을 참조하며 상세히 설명하면 다음과 같다.

면저, 상기 제어기(60)는 입점력 버퍼와 데이터 전송을 해야할 모드와 센스 앰프와 데이터 전송을 해야할 모드에 (R2) 각각 다른 클럭 주파수를 가지는 플릭을 카운터(50)에 인가한다.

또한, 모드별로 스위치를 선택하여 읽기/쓰기 회로(20-1,20-2)를 구동시킨다.

각 센스 앰프 마다 N 개의 읽기/쓰기 회로와 연결되어 각 센스 앰프의 입출력은 한 번에 N 비트씩 센스 앰프의 등작 주기에 맞추어 이루어진다.

한편, 입용력쪽으로 연결된 L개의 읽기/쓰기 회로(20-1)는 각각 동작 중력에 동기하여 1비트씩 연속적으로 데이터를 입용력한다.

본 발명의 또다른 섬시예는 상기 데이터를 임시로 보관하기 위해 상기 X 개에 해당하는 칼럼과, 한 센스 앰프가 처리해야 되는 셀의 개수(Y)에 해당하는 얼을 가지는 어레이 2 개를 기본으로 하는 입율력 핀 개 수(L)의 정수(N) 때 만큼의 데이터 레지스터 어레이(100)와, 상기 데이터 레지스터 어레이(100)와 상기

입원력 배퍼 사이에 연결된 L 개의 읽기/쓰기 회로(200-1)와, 상기 데이터 레지스터 어레이(100)와 상기 센스 앱프 사이에 연결된 X4 개의 읽기/쓰기 회로(200-2)와, 상기 데이터 레지스터 어레미(100)와 상기 읽기/쓰기 회로(200-1,200-2)를 연결하기 위한 상, 하단 스위치 회로(300-1,300-2)와, 상기 데이터 레지스터 어래미(100)의 워드 라인을 드라이빙하기 위한 디교(400-1,400-2))와, 그 디교더(400-1,400-2)를 드라이빙하기 위한 2 개의 카동단의 등에 생기 시장의 불력 중 2 개의 불력을 선택하여 상기 디교더(400-1,400-2)를 각각 구동 시키며, 상기 읽기/쓰기 회로(200-1,200-2)를 상기 데이터 레지스터 머레이(100)와 선택적으로 연결하는 제어 회로(800)를 포함하여 구성한다.

대비(100)와 연택적으로 연결하는 제비 회로(800)형 포함이내 구경한다.

여기서, 상기 위기/쓰기 최로(200-1,200-2)는 입력대이터(DIN)를 반전시키는 인배터(INY201)와, 게이트가 공통연합되어 쓰기제어산호(MR)가 입력되며, 드레인에 참진전압(YSS)에 연결되고, 소오스에 상기 엔터트 (INY201) 및 입력대이터(DIN)가 각각 연결된 스위치 엔모스 트랜지스터를(NA201)과, 소오스와 게이트가 공통연합되어 드레인에 외부전압이 인가되는 레지스터 앤모소 트랜지스터를(NA202)과, 소오스와 게이트가 공통연합되어 드레인에 외부전압이 인가되는 레지스터 앤모스 트랜지스터(MA202) 및 그 공통연합된 게 이트가 드레인에 연합된 제 1 때모스 트랜지스터(PA201)와, 상기 제 1, 제 2 때모스 트랜지스터(PA201)와 상기 제 1, 제 2 때모스 트랜지스터(PA201)와 상기 제 1, 제 2 때모스 트랜지스터를(MA203,NA204)의 소오스에 각각 연결되며, 소오스가 공통연합된 미러 앤모스 트랜지스터를(NA205,NA206)와, 그 미러 앤모스 트랜지스터를(NA205,NA206)와 공통연합된 인구되는 바이어스 앤모스 트랜지스터를(NA205,NA206)와 근데인에 연결되고, 소오스가 집지전압(YSS)에 연결되며, 게이트에 바이어스 전압(Vblas)이 인가되는 바이어스 앤모스 트랜지스터(NA207)로 구성된다. 7)로 구성된다.

이와 같이 구성된 본 방영의 또다른 실시예의 등작은 입출력 버퍼와 센스 햄프 양쪽으로 등시에 데이터를 주고 받을 수 있다. 즉, 상기 데이터 레지스터 어레이를 2 페이지로 나누고, 워드라만을 따로 두어 제어 할 수 있게 한 경우이기 때문에, 한 페이지가 입율력 족과 데이터 전승을 하고 있을 때 다른 한 페이지는 센스 햄프 족과 데이터 전송을 할 수 있으므로 연속 동작을 할 수 있다.

렌스 함은 복과 Linic 전송을 될 수 있으므로 한복 용식을 될 수 있다.
레지스턴 어래이(100)를 이용하며 메모리 셸의 데이터를 읽는 경우, 먼저, 하단 스위치 최로(300~2)에 의해 선택된 레지스턴 어래이(100)의 첫 번째 페이지로 선스 캠프의 선생 스피트에 맞추어 하단 읽기/쓰기 최로(200~2)가 데이터를 쓰는 첫 번째 단계, 그 다음으로 상단 스위치 최로(300~1)에 의해 선택된 첫 번째 페이지로 부터 첫 번째 단계에서 임사로 보판된 데이터를 입출력 배표가 동작하는 음력에 동기하여 입을 막 배표 적으로 내보내는 동시에 상기 어래이의 두 번째 페이지로 부터 첫 번째 단계에서 임사 로 만든 역사에 되어 되어 시작되는 이 인명이 되는 이 시작되는 이 인명이 되는 이 시작되는 이 인명이 있는 이 시작되는 이 인명이 있는 이 시작되는 이 인명이 있는 이 있는 이 시작되는 이 인명이 있는 이 있는 이 시작되는 이 있다.

상기 세 단계의 과정으로 메모리의 한 렵(row)의 정보를 읽어낼 수 있고, 이러한 세 단계의 과정을 반복 한다면, 메모리의 모든 정보를 읽어 낼 수 있다. 이렇게하며 데이터 양과 속도에 무원하게 복수의 상태를 가지는 메모리의 데이터를 효율적으로 읽을 수 있다.

쓰기 모드, 즉 프로그램 모드(program mode)는 미러한 읽기 모드와 반대로 동작한다.

#99 5B

따라서, 본 발명의 데이터 버퍼는 복수의 상태를 가지는 저장말 수 있는 메모리의 입출력 버퍼와 메모리 내부 센스 햄프간의 인터페이스가 가능하며, 데이터간의 전송량과 전송숙도가 다른 것을 완송하는 역할을 하며, 임의로 게지스터 어래이의 데이터를 읽고 쓸 수 있으며, 입출력 버퍼와 데이터 버퍼, 센스 햄프와 데이터 버퍼 간의 데이터 이동을 통시에 할 수 있는 효과가 있다.

(5) 용구의 범위

청구함 1

대이터를 임시로 보관하기 위해 복수 개에 해당하는 말럼으로 구성된 센스 햄프와, 그 센스 햄프 한 개가 처리해야 되는 셸의 개수에 해당하는 열을 가지는 어레이를 기본으로 하는 입출력 핀 개수 말큼의 데이터 레지스터 어레이와, 그 레지스터 어레이와 상기 입출력 버떠 사이에 연결된 복수 개의 상단 읽기/쓰기 최 로와, 상기 데이터 레지스터 어레이와 상기 센스 햄프 사이에 연결된 복수 개의 하단 읽기/쓰기 최로와, 상기 데이터 레지스터 어레이와 읽기/쓰기 회로등을 연결하는 상단 스위치 회로 및 하단 스위치 최로와, 상기 데이터 레지스터 어레이의 복수 개의 워드라인을 선택하기 위해 복수 개의 플릭을 가지는 디코더를 포함하여 구성된 것을 특징으로 하는 복수개의 상태를 저장할 수 있는 메모리를 위한 데이터 버피.

상기 데이터를 입시로 보관하기 위해 상기 목수 개에 해당하는 탈럽과, 한 센스 멤프가 처리해야 되는 웹 의 개수에 해당하는 얼을 가지는 어렌이 2 개를 기본으로 하는 입출력 핀 개수 만큼의 데이터 레지스터 어렌이와, 상기 데이터 레지스터 어렌이와 상기 입율력 배표 사이에 연결된 복수 개의 읽기/쓰기 최로와 상기 센스 멤프 사이에 연결된 복수 개의 읽기/쓰기 최로와, 상기 디코더를 주하기 위한 2 개의 카운터 와, 2 개 이상의 물력 중 2 개의 물력을 선택하여 상기 디코더를 각각 구등 시키며, 상기 읽기/쓰기 최로 물 상기 더런이와 선택적으로 연결하는 제어 최로를 포함하여 구성하는 것을 특징으로 하는 복수개의 상 대립 저장할 수 있는 메모리를 위한 데이터 배표.

월그하 3

제 2 항에 있어서, 상기 읽기/쓰기 최로는 업력데이터를 반진시키는 인배터와, 게이트가 공통연결되어 쓰 기제대신호가 업력되며, 드레인이 접지진압에 연결되고, 소오스에 상기 인배터 및 압력데이터가 각각 연 경된 스위치 엔모스 트랜지스터들과, 소오스와 게이트가 공통연결되어 드레인에 외부전압이 인기되는 레


지스터 엔모스 트런지스터를와, 소오스에 외부전압이 인가되고, 게이트가 공통연결된 제 2 피모스 트랜지 스터 및 그 공통연결된 게이트가 드레인에 연결된 제 1 피모스 트랜지스터와, 상기 제 1, 제 2 피모스 트 런지스터의 드레인에 드레인이 각각 연결되고, 게이트가 상기 레지스터 엔모스 트랜지스터를의 소오스에 각각 연결되며, 소오스가 공통연결된 미러 엔모스 트런지스터를과, 그 미러 엔모스 트랜지스터를의 공통 연결된 소오스에 드레인이 연결되고, 드레인이 합지전압에 연결되어 게이트에 바이어스 전압이 인가되는 바이어스 엔모스 트랜지스터를 포함하는 것을 특징으로 하는 복수개의 상태를 저장할 수 있는 메모리를 위한 데이터 버피.

청구함 4


하단 스위치 회로에 의해 선택된 레지스터 어레이의 첫 번째 페이지로 선소 엄프의 선상 속도에 맞추어 하단 읽기/쓰기 회로가 데이터를 쓰는 첫 번째 단계와, 상단 스위치 회로에 의해 선택된 첫 번째 단계에 서 임시 보판된 데이터를 압출력 배퍼가 통작하는 클릭에 통기하여 입출력 배퍼 폭으로 내보내는 동시에 상기 어레이의 두 번째 페이지로 선스 험교의 선상 속도에 맞추어 하단 읽기/쓰기 화로가 데이터를 쓰는 두 번째 단계와, 상단 스위치 회로에 의해 선택된 두 번째 페이지로 부터 두 번째 단계에서 임시 보관된 데이터를 입출력 배퍼가 동작하는 클릭에 동기하여 입출력 배퍼족으로 내보내는 세 번째 단계로 구성될을 특정으로 하는 데이터 배퍼를 이용한 두 개이상의 메모리 상태를 프로그램할 수 있는 메모리를 읽는 방법.


ΞB

SB1



⊊82





504

